Le circuit intégré 283 est un additionneur de deux mots de 4 bits avec retenue anticipée.

Cela revient à fournir en sortie les quatres bits résultats de la somme ainsi que la retenue finale C4. Cette retenue est calculée à partir des 4 bits d'entrée ainsi que de la retenue d'entrée C0. On parle alors de retenue anticipée (look-ahead). Avec le circuit MSI 74F283, la retenue de sortie C4 est obtenue en 5,7 ns.

Le circuit ainsi obtenu est non seulement plus rapide qu'un additionneur à propagation de retenue, mais occupe également moins de place, ce qui permet de le loger dans un circuit MSI.

On remarquera sur le schéma logique (en bas de la page 1 de la fiche technique) que toutes les entrées, y compris la retenue d'entrée C0 sont placées à gauche du symbole, les sorties, bits de somme et retenue C4, étant sur la droite. Attention à ne pas confondre C0, retenue d'entrée, avec CO (Coutput=C4).

On pourra vérifier également que chaque bit de somme est obtenu en réalisant une fonction OU exclusif entre les trois entrées An, Bn et Cn-1 (voir le schéma de la structure logique en page 2 de la fiche technique ci-contre).

Par contre les retenues ne sont pas propagées, mais recalculées à chaque fois à partir de tous les bits d'entrée nécessaires. Par exemple C1 est recalculée à partir de A1, B1 et C0. De la même façon, C2 est recalculée à partir de A1, B1, C0, A2 et B2...

On remarquera que le nombre de portes nécessaire pour réaliser chaque sortie est le même, quel que soit le niveau 1, 2, 3 ou 4 du calcul, afin d'obtenir un résultat parfaitement synchrone en sortie.