![]() |
||||||||
![]() |
||||||||
Les circuits
séquentiels |
||||||||
Pour
un circuit de logique séquentielle, au contraire de la logique combinatoire,
l'état des sorties n'est pas entièrement déterminé
par l'état des entrées. Dit en d'autres termes, un même état des entrées peut faire apparaître des sorties différentes. |
||||||||
En logique séquentielle nous sommes donc amené à définir les entrées et sorties principales, celles qui sont en quelque sorte visibles de l'extérieur par l'utilisateur, et les entrées et sorties secondaires, internes au circuit et qui introduisent l'aspect temporel. Les sorties secondaires sont en effet rebouclées sur les entrées principales à travers un bloc introduisant un retard t. Examinons un circuit séquentiel à un instant t1 où l'état des entrées principales change et devient Ep(t1). Les sorties, principales et secondaires prennent une nouvelle valeur, Sp(t1) et Ss(t1). Puis les sorties secondaires étant rebouclées sur les entrées secondaires, ces dernières vont à nouveau changer d'état après le temps de transfert t. |
||||||||
![]() |
||||||||
Deux cas peuvent alors se présenter
: Le temps est donc un paramètre essentiel à prendre en compte dans l'étude des circuits séquentiels. La contre-réaction des
sorties secondaires vers les entrées peut se faire de deux façons
: |
||||||||
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |